PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08095943 A

(43) Date of publication of application: 12.04.96

(51) Int. CI

G06F 15/78

G06F 3/08

G06F 12/06

G06F 13/38

(21) Application number: 06251394

(71) Applicant:

HITACHI LTD

(22) Date of filing: 20.09.94

(72) Inventor:

MATSUI SHIGESUMI

KAWASAKI IKUYA **NARITA SUSUMU NEMOTO MASATO**


(54) MICROPROCESSOR

(57) Abstract:

PURPOSE: To improve convenience in use by loading a personal computer memory card international association(PCMCIA) interface on a bus state controller for outputting a control signal corresponding to the division of a physical address space and various memory and bus interface specifications.

CONSTITUTION: A bus state controller BSC outputs the control signal corresponding to the division of the physical address space and the various memory and bus state interface specifications. The PCMCIA interface is loaded on this bus state controller BSC. Thus, the microprocessor can be directly connected with an IC memory card and an I/O card as well, the system of various kinds of information equipment using the microprocessor can be easily designed, data can be transferred at a high speed by the compact system at the same time, and the microprocessor is made convenient for miniaturized portable information equipment.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁(JP)

/E1\T_+ (1 6

(12) 公開特許公報(A)

中中美田本日

(11)特許出願公開番号

特開平8-95943

(43)公開日 平成8年(1996)4月12日

出版书二体前

(51) Int.Cl. ⁶	•	觀別官	2号	庁内整理番号	FΙ			•	技術表示	箇所
G06F	15/78	510) G							
	3/08		С							
	12/06	515	, J	7623-5B						
	13/38	3 2 0	Z	9188-5E						
					審査請求	未請求	請求項の数3	FD	(全 9	頁)
(21)出願番号		特願平6-251394			(71)出顧人	0000051	08			
						株式会社	吐日立製作所			
(22)出顧日		平成6年(1994)9月20日				東京都一	千代田区神田駿 ?	可台四	丁目6番	地
					(72)発明者	松井 1	建純			
						東京都小	小平市上水本町	5丁目2	0番1号	株
						式会社	日立製作所半導作	本事業部	水内	
					(72)発明者	川崎	都也			
						東京都久	小平市上水本町	5丁目2	0番1号	株
						式会社日	3 立製作所半導作	本事業部	邓内	
					(72)発明者	成田	性			
						東京都国	国分寺市東恋ケ智	生1丁	1280番地	ġ
						株式会社	出日 立製作所中 5	央研究 原	所内	
					(74)代理人	弁理士	徳若 光政			
								ı	最終頁に	焼く
					1					

(54) 【発明の名称】 マイクロプロセッサ


(57)【要約】

【目的】 使い勝手を良くしたマイクロプロセッサを提供する。

経問的見

【構成】 マイクロプロセッサにおける物理アドレス空間の分割、各種のメモリ及びバスインターフェイス仕様に応じた制御信号の出力を行うバスステートコントローラにPCMCIAインターフェイスを搭載する。

【効果】 マイクロプロセッサに I Cメモリカードや I / Oカードを直結させることができるので、各種携帯用情報機器を構成するマイクロプロセッサの使い勝手が良くなる。



【特許請求の範囲】

【請求項1】 物理アドレス空間の分割、各種のメモリ及びバスインターフェイス仕様に応じた制御信号の出力を行うバスステートコントローラに、PCMCIAインターフェイスを搭載してなることを特徴とするマイクロプロセッサ。

【請求項2】 上記PCMCIAインターフェイスは、メモリカード用インターフェイスとI/Oカード用インターフェイスとi/Oカード用インターフェイスとが物理アドレス空間により分離されるものであることを特徴とする請求項1のマイクロプロセッサ。

【請求項3】 上記PCMCIAインターフェイスは、 バーストアクセスのためのアドレス生成回路を備えるも のであることを特徴とする請求項1又は請求項2のマイ クロプロセッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、マイクロプロセッサ に関し、特に、そのバスインターフェイス回路に利用し て有効な技術に関するものである。

[0002]

【従来の技術】PCMCIA (Personal Computer Memory Card International Association)インターフェイスは、PCカードガイドラインver4.1及び4.2 の中のICメモリカードガイドラインver4.1で規定される68ピンICメモリカードのICメモリカードインターフェイスとI/Oカードインターフェイスとがある。また、このようなPCMCIAインターフェイスには専用のICチップ(82365SL)が用意されている。

[0003]

【発明が解決しようとする課題】本願発明者においては 各種小型携帯用情報機器の外部周辺装置としてICメ モリカードやI/Oカードが欠かせないことに着目し、 マイクロプロセッサにおいてPCMCIAインターフェ イスを搭載させることを考えた。

【0004】この発明の目的は、使い勝手を良くしたマイクロプロセッサを提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0005]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、マイクロプロセッサにおける物理アドレス空間の分割、各種のメモリ及びバスインターフェイス仕様に応じた制御信号の出力を行うバスステートコントローラにPCMCIAインターフェイスを搭載する。

[0006]

【作用】上記した手段によれば、マイクロプロセッサに ICメモリカードやI/Oカードを直結させることがで

きるので、各種携帯用情報機器を構成するマイクロプロセッサの使い勝手が良くなる。

[0007]

【実施例】図1には、この発明に係るマイクロプロセッサに搭載されるバスステートコントローラの一実施例のブロック図が示されている。同図の各回路ブロックは、マイクロプロセッサを構成する他の回路ブロックとともに、公知の半導体集積回路の製造技術により、単結晶シリコンのような1個の半導体基板上において形成される。

【0008】バスステートコントローラBSCは、物理アドレス空間の分割、各種のメモリ及びバスステートインターフェイス仕様に応じた制御信号の出力などを行う。このバスステートコントローラBSCの機能によって、外付け回路なしに、DRAM、SDRAM、PSRAM、SRAM、ROMなどを直結させることができる。ここで、DRAMはダイナミック型RAM(ランダム・アクセス・メモリ)であり、SDRAMはシンクロナスダイナミック型RAMであり、PSRAMは擬似スタティック型RAMであり、SRAMはスタティック型RAMであり、ROMはリード・オンリー・メモリである。

【0009】本願発明では、上記のようなバスステートコントローラBSCに、PCMCIAインターフェイスも搭載させるようにする。これにより、ICメモリカードとI/Oカードとも直結させることができるようになり、マイクロプロセッサを用いた各種情報機器のシステム設計が容易になると同時に、コンパクトなシステムにより高速なデータ転送を行うようにすることができ、小30型携帯用情報機器に便利なものとなる。

【0010】ウェイト制御部は、WAIT端子によりウェイトステート挿入が可能にされる。かかるウェイトステートの挿入は、プログラムで制御可能にされ、全てのエリア0~6において独立に1~10からなるステートのウェイト挿入をレジスタの設定により指定される。ただし、エリア1~3は共通とされる。そして、異なったエリアに対する連続したメモリアクセスや同一エリアに対するリードアクセス直後のライトアクセスといったデータバスの衝突回避のためにウェイトサンクルが自動挿40入させる機能が設けられる。

【0011】エリア制御部において物理アドレス空間を7つの分割して管理する。エリアは0~6からなり、各エリアは最大64Mバイトとされる。各エリアのバス幅は、レジスタにより設定可能にされる。ただし、エリア0のみは、外部ピンにより設定される。

【0012】メモリ制御部では、上記のように物理アドレス空間が7つのエリアに分割され、各エリア(物理アドレス)毎に接続できるメモリの種類が指定されてることに対応して、各エリアに接続するメモリに直結できる50 制御信号を出力する。

20

30

50

【0013】DRAM直結インターフェイスは、DRA M容量に応じたロウアドレス/カラムアドレスマルチプ レックス、バースト動作(高速ページモード,ハイパー ページモード)、CASピフォアRASリフレッシュと セルフリフレッシュ、低消費電力に対応したCAS4本 方式のバイトコントロール、DRAM直結制御信号のタ イミングをレジスタの設定により制御するという各種機 能を持つ。

【0014】SDRAM直結インターフェイスは、SD RAM容量に応じたロウアドレス/カラムアドレスマル チプレックス、バースト動作、オートリフレッシュとセ ルフリフレッシュ、SDRAM直結制御信号のタイミン グをレジスタの設定により制御するという各種機能を持

【0015】PSRAM直結インターフェイスは、バー スト動作 (スタティックカラムモード) 、オートリフレ ッシュとセルフリフレッシュ機能を備える。

【0016】ROMバーストインターフェイスは、ウェ イトステート挿入がプログラムで制御可能とされ、レジ スタで設定された回数のバースト転送動作を備える。

【0017】そして、PCMCIA直結インターフェイ スは、ウェイトステート挿入がプログラムにより制御可 能とされ、高速データ転送のためにバースト動作(ペー ジモード)と、 I / Oバス幅のバスサイジング機能を持 つようにされる。

【0018】リフレッシュ制御部は、リフレッシュカウ ンタのオーバーフロー割り込み機能により、ローパワー DRAMにおけるセルフリフレッシュ終了直後のリフレ ッシュ動作をサポートし、リフレッシュ用カウンタをイ ンターバルタイマとして使用可能とされ、コンペアマッ チで割り込み要求を発生させ、及びリフレッシュカウン タのオーバーフローで割り込み要求を発生させる。

【0019】ウェイト制御部に対応されたレジスタWC R1, 2は、ウェイトコントロールレジスタである。エ リア制御部に対応されたレジスタBCR1は、バスコン トロールレジスタである。このレジスタBCR1は、B CR2とともにメモリ制御部にも用いられる。メモリ制 御部に対応された他のレジスタMCRは、メモリコント ロールレジスタ、DCRはDRAMコントールレジス タ、PCRはPCMCIAコントロールレジスタであ る。リフレッシュ制御部に対応されたレジスタRFCR はリフレッシュカウントレジスタ、RTCNTはリフレ ッシュタイマカウントレジスタ、RTCORはリフレッ シュタイムコンスタントレジスタ、RTCSRはリフレ ッシュタイマコントロール/ステータスレジスタであ る。

【0020】上記バスステートコントローラBSCに設 けられた各レジスタは、モジュールバスに接続され、か かるモジュールバスは、バスインターフェイスを介して 内部バスに接続される。内部バスは、中央処理装置CP

U等や他の周辺回路が接続される。そして、アドレス制 御部は、AO~A25からなるアドレス信号を出力す る。このアドレス制御部には、前記ROMやPCMCI Aのバースト動作を実現するためのアドレス発生回路 (アドレスカウンタ)が設けられる。

【0021】図2には、上記バスステートコントローラ BSCを説明するための一部の端子構成図が示され、図 3には残り一部の端子構成図が示されている。これらの 端子構成図においては、端子名称と信号名、入出力及び 10 機能が示されている。

【0022】この実施例のマイクロプロセッサにおいて は、アーキティクチャとして論理空間、物理空間ともに 32ビットのアドレス空間を持つ。 論理空間は、上位側 アドレスの値によって5つの空間に分割される。物理空 間は、8空間に分割されている。8空間のうち、1つが 内蔵IOエリア及び予約エリアとされ、外部メモリアク セスに使用されるのは前記のような残りの7空間とされ る。論理空間は、内蔵のアドレス変換機構(MMU)に より任意の物理空間に割り付けることが可能とされる。

【0023】図4には、物理空間の割り付けを説明する ためのアドレス空間図が示されている。物理アドレス は、前記のように8分割されるが、そのうちエリア0~ 6の7つの空間が使用される。エリア0は通常メモリ又 はバーストROMが、エリア1は通常メモリが、エリア 2は通常メモリ又はSDRAM, DRAMが、エリア3 は通常メモリ又はSDRAM, DRAM, PSRAM が、エリア4は通常メモリがそれぞれ割り当てられる。 そして、エリア5と6には、それぞれに通常メモリ又は バーストRAM又はPCMCIAが割り当てられる。

【0024】メモリのバスサイズは、空間毎に設定でき るようにされる。エリアOでは、外部ピンを用いてバス サイズをバイト(8ビット)、ワード(16ビット)、 ロングワード (32ビット) から選択できる。エリア1 ~6では、通常メモリ、ROM、バーストROMのいず れかを使用する場合には、バスコントロールレジスタB CR2によってバス幅がバイト、ワード又はロングワー ドの中から選ぶことができ、SDARM、DRAM、P SRAMのいずれかを使用するときには、個別メモリコ ントロールレジスタMCR1とによってバス幅をワード 40 かロングワードから選ぶことができる。エリア 2をDR AMエリアとして使用するときには、エリア2と3のバ ス幅はワードにされる。そして、エリア5と6をPCM CIAインターフェイスとして使用する場合には、バス 幅はバイト又ワードのいずれかに設定するようにされ

【0025】このようなエリア5と6でPCMCIA準 拠のインターフェイス使用をサポートした場合、基本的 にはPCMCIA仕様バージョン(ver)4.2で定められた ICメモリカードインターフェイスと I/Oカードイン ターフェイスである。この他に、使い勝手を良くするた

めに、言い換えるならば、ICメモリカード又はI/O カードの高速アクセスを可能にするために、かかる仕様 を拡張させてバーストアクセス機能が付加される。つま り、ROMにおけるページモードのように連続アクセス が可能にされる。このような連続アクセスのために、ア ドレス制御部には連続アクセスのためのアドレス生成機 能が付加される。

【0026】この実施例のPCMCIAインターフェイ スは、PCMCIA仕様バージョン4.1 で定められラン ダムアクセスの他に上記バーストアクセス機能が付加さ れる。そして、データバス幅は、上記のようにバイト (8ビット) /ワード (16ビット) の指定が可能にさ

エリア5;0x16000000

エリア6:0x18000000

エリア6:0x1C000000

れる。メモリタイプとしては、マスクROM、OTPR * エリア5:0x14000000

*OM、EPROM、EEPROM及びフラシュメモリと SRAMである。メモリ容量としては、最大32Mバイ トとされ、カード属性を保持する付属メモリ(REG機 能)が設けられる。

【0027】また、後述するようなアドレス変換機能M MUを利用することにより、上記エリア5又は6に割り 当てられたPCMCIAインターフェイスのアドレス変 換を行って任意の論理アドレス空間でアクセスすること ができるようにされる。そして、PCMCIA空間割り 10 付けは表1に示すようにされる。

[0028]

【表 1】

コモンメモリ/アトリビュートメモリ

空き空間

コモンメモリ/アトリビュートメモリ

I /O空間

【0029】つまり、エリア5は、物理アドレスのA2 8~26が101のエリアであり、アドレスのA31~ A29は無視され、アドレスの範囲はH'140000 00+H' $20000000*n\sim H'$ 17FFFFF F+H' 20000000*n (n=0~7, n=1~ 7はシャドウ空間)の64MBとなる。PCMAインタ ーフェイスを使用するときには、ICメモリカードイン ターフェイスのみで、アドレス範囲はH'140000 00+H' 2000000~H' 15FFFFFF+ H' $2000000 \sim *n$ $(n=0 \sim 7, n=1 \sim 7)$ シャドウ空間) の32MBとなる。

【0030】バス幅は、前記のようにバスコントロール レジスタBCR2よりバイト又はワードのいずれかを選 択する。PCMCIAインターフェイスを接続している 場合、CE1、CE2信号やOE信号、WE信号が有効 とされる。バスサイクルは、ウェイトコントロールレジ スタWCR2によってウェイト数を0~10から選択で きる。バースト機能を使用する場合には、ウェイト数に 対応してバーストサイクルのバスサイクルピッチ数が2 ~10の範囲で決まるようにされる。

【0031】エリア6は、物理アドレスのA28~26 が101のエリアであり、アドレスのA31~A29は 無視され、アドレスの範囲はH'1400000+ H' 20000000*n~H' 17FFFFFF+ H' 20000000*n (n=0~7, n=1~7)t シャドウ空間)の64MBとなる。PCMAインターフ ェイスを使用するときには、ICメモリカードインター フェイスが、アドレス範囲はH'1400000+ ※50

- %H' 2000000~H' 15FFFFFF+H' 20 00000^{*} n (n=0~7、n=1~7はシャドウ 空間) の32MB、I/Oカードインターフェイスが、 アドレス範囲はH'1600000+H'20000 00~H'17FFFFFF+H'2000000~* n (n=0~7、n=1~7はシャドウ空間) の32M B、となる。
- 30 【0032】バス幅は、前記のようにバスコントロール レジスタBCR2よりバイト又はワードのいずれかを選 択する。PCMCIAインターフェイスを接続している 場合、CE1、CE2信号やOE信号、WE、IOR D、IOWRが有効とされる。バスサイクルは、ウェイ トコントロールレジスタWCR2によってウェイト数を 0~10から選択できる。バースト機能を使用する場合 には、ウェイト数に対応してバーストサイクルのバスサ イクルピッチ数が2~10の範囲で決まるようにされ
- 40 【0033】バーストモードは、キャッシュファイルの 際の16バイトのアクセスをROMのページモードと同 様のバーストモードでアクセスする。つまり、バースト 転送のデータ転送回数は、バスコントロールレジスタB CR1により設定可能で、4、8、16回である。バー スト転送の読み出し時の先頭のアクセスサイクルは、内 部の要求の発生したデータを含むデータとなる。残りの アクセスは、当該データを含む16バイトバウンダリの データをラップアラウンドでアクセスする。バースト転 送の書き込み時は、16バイトバウンダリのデータに対 応して遷都うから順次書き込みが行われる。先頭アクセ

10

20

30

ス及び2回目以降のアクセス時のウェイトステートの挿 入は、ウェイトコントロールレジスタWCR2により設 定が可能とされる。

【0034】図5には、この発明に係るマイクロプロセッサ(シングルチップマイクロコンピュータ)の一実施例のブロック図が示されている。同図には、主要な回路が代表として例示的に各ブロックが実際の半導体基板上における幾何学的な配置に合わせて描かれている。

【0035】CPUは中央処理ユニットである。Cache は、キャッシュメモリであり、演算器は算術論理演算を 行う。乗算器は乗算を行う。INTCは割り込み制御回 路である。MMUは、論理アドレスと物理アドレスとの 変換を行うメモリ管理ユニットである。DMACは、直 接メモリアクセス制御回路であり、D/Aconverterは ディジタル/アナログ変換器であり、A/Dconverter はアナログ/ディジタル変換器である。SCIはシリア ルコミュニケーションインターフェイスである。 Timer はタイマー回路である。そして、CPGはクロックパル ス発生回路であり、ドライバDriver を介して各回路ブ ロックにその動作に必要なクロックパルスの供給を行う ものである。そして、バスコントローラが、この発明に 係るバスステートコントローラBSCに対応している。 上記の他に、必要に応じて各種周辺モジュールが設けら れる。

【0036】この実施例のマイクロプロセッサでは、上記のようにメモリ管理ユニットが内蔵されているので、前記のような物理アドレスを論理アドレスに変換してアクセスすることができる。それ故、ユーザーにおいては物理アドレスに拘束されることなく、任意の論理アドレスにより各種メモリをアクセスすることができ、前記PCMCIAインターフェイスと相俟っていっそう使い勝手が良くなる。特に、この実施例のPCMCIAインターフェイスでは、物理アドレス空間によりICメモリカード、I/Oカードを分離しているので、従来の専用チップのようにICメモリカード用かI/Oカード用かのモード設定が不要にできるので使い勝手が良くなる。

【0037】図6には、この発明に係るマイクロプロセッサを用いたコンピュータシステムを使用した応用例が示されている。同図(a)はICカードスロットMSLOTを備え、前記ICメモリカード又はI/Oカードによって構成されたファイルFfileを内蔵したシステムであり、入出力装置をキーボードKB及びディスプレイDPとしたノートタイプパソコンである。

【0038】同図(b)はフロッピーディスクドライブ FDD及び上記ICメモリカード又はI/Oカードによって構成されたファイルFfileを内蔵したシステム である。そして、入出力装置をキーボードKB及びディスプレイDPとし、フロッピーディスクFDが上記フロッピーディスクドライブFDDに挿入される。このことによってソフトウェアとしての上記フロッピーディスク

8

FDおよびハードウェアとしての上記ファイルFfileに情報を記憶できるデスクトップタイプパソコンとなる。

【0039】同図(c)は前記ICメモリカード又はI / OカードとしてのファイルカードFfiileCARD を挿入し、入出力装置を入力専用ペンPEN及びディス プレイDPとしたペンポータブルタイプパソコンであ る。このように、本発明に係るPCMCIAインターフ エイスをマイクロプロセッサに搭載させることにより、 上述したような携帯用のコンピュータシステムの簡素化 ができる。このことによって、システム全体の小型化、 軽量化、 薄型化が図れるとともに消費電力を低減でき、 さらにバースト機能を付加することにより大容量の情報 を高速に読み書きできるので、コンピュータシステム全 体としての処理能力を向上させることができる。

【0040】上記の実施例から得られる作用効果は、下 記の通りである。すなわち、

(1) マイクロプロセッサにおける物理アドレス空間の分割、各種のメモリ及びバスインターフェイス仕様に応じた制御信号の出力を行うバスステートコントローラにPCMCIAインターフェイスを搭載することにより、マイクロプロセッサにICメモリカードやI/Oカードを直結させることができるので、各種携帯用情報機器を構成するマイクロプロセッサの使い勝手を良くすることができるという効果が得られる。

【0041】(2) 上記PCMCIAインターフェイスにおいて、メモリカード用インターフェイスとI/Oカード用インターフェイスとが物理アドレス空間により分離させることにより、逐一モード設定が不要にできるので使い勝手を良くすることができるという効果が得られる。

【0042】(3) 上記PCMCIAインターフェイスは、バーストアクセスのためのアドレス生成回路を設けることにより、ICメモリカード又はI/Oカードを高速にアクセスすることができるという効果が得られる。

【0043】以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、マイクロプロセッサに搭載される機能は、図5の実施例の他に種々の実施形態を採ることができる。また、バスステートコントローラにおいて、上記PCMCIAインターフェイスを除いた他のインターフェイスは種々の組み合わせにより構成することができる。この発明は、各種マイクロプロセッサに広く利用することができる。

[0044]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、マイクロプロセッサにおけ

10

る物理アドレス空間の分割、各種のメモリ及びバスイン ターフェイス仕様に応じた制御信号の出力を行うバスス テートコントローラにPCMCIAインターフェイスを 搭載することにより、マイクロプロセッサにICメモリ カードやI/Oカードを直結させることができるので、 各種携帯用情報機器を構成するマイクロプロセッサの使 い勝手を良くすることができる。

【0045】上記PCMCIAインターフェイスにおい て、メモリカード用インターフェイスとI/Oカード用 インターフェイスとが物理アドレス空間により分離させ ることにより、従来のように逐一モード設定が不要にで きるので使い勝手を良くすることができる。

【0046】上記PCMCIAインターフェイスは、バ ーストアクセスのためのアドレス生成回路を設けること により、ICメモリカード又はI/Oカードを高速にア クセスすることができる。

【図面の簡単な説明】

【図1】この発明に係るマイクロプロセッサに搭載され るバスステートコントローラの一実施例を示すブロック 図である。

【図2】上記バスステートコントローラBSCを説明す るための一部の端子構成図である。

【図3】上記バスステートコントローラBSCを説明す るための残り一部の端子構成図である。

【図4】この発明に係るマイクロプロセッサにおける、 物理空間の割り付けを説明するためのアドレス空間図で ある。

10

*【図5】この発明に係るマイクロプロセッサ(シングル チップマイクロコンピュータ)の一実施例を示すブロッ ク図である。

【図6】この発明に係るマイクロプロセッサを用いたコ ンピュータシステムを使用した応用例を示す構成図であ る。

【符号の説明】

BSC…バスステートコントローラ、WCR1, 2…ウ ェイトコントロールレジスタ、BCR1, 2…バスコン トロールレジスタ、MCR…メモリコントロールレジス タ、DCR…DRAMコントロールレジスタ、PCR… PCMCIAコントロールレジスタ、RFCR…リフレ ッシュカウントレジスタ、RTCNT…リフレッシュタ イマカウントレジスタ、RTCOR…リフレッシュタイ ムコンスタントレジスタ、RTCSR…リフレッシュタ イマコントロール/ステータスレジスタ、CPU…中央 処理ユニット、Cache…キャッシュメモリ、INTC… 割り込み制御回路、MMU…メモリ管理ユニット、DM AC…直接メモリアクセス制御回路、D/Aconverter 20 …ディジタル/アナログ変換器、A/Dconverter …ア ナログ/ディジタル変換器、SCI…シリアルコミュニ ケーションインターフェイス、Timer…タイマー回路、 CPG…クロックパルス発生回路、Driver …ドライ バ、MSLOT…ICカードスロット、Ffile…フ ァイル、KB…キーボード、DP…ディスプレイ、FD D…フロッピーディスクドライブFDD、PEN…ペ ン。

図4】

【図5】

図 5

図 4 エリア0: H'00000000 通常メモリ/バース FROM エリア1:H'04000000 通常メモリ エリア2:H'08000000 通常メモリ/SDRAM,DRAM エリア3:HOC000000 通常メモリ/SDRAM,DRAM,PSRAM エリア4:H10000000 通常メモリ エリア5:H'14000000 通常メモリ/バーストROM/PCMCIA エリア6:H'18000000 通常メモリ/バーストROM/PCMCIA

D/A × A/D 垂宜短 converte **X X X** SCI INTC CPU 演算器 MALL コントロー CPG

【図1】




図 3


【図2】

名称	信号名	入出力	機能
アドレスバス	A25~A0	出力	アドレス出力
データバス	D29~D24, D15~D0	入出力	データ入出力
データバス/ステータス	D31~D30/ STATUS3~2		32bitバス幅時、データ入出力 16bitバス幅時、ステータス信号
データバス <i>/</i> ロウアドレスストローブ	D29/RAS2#	入出力/ 出力	32bitバス幅時、データ入出力 16bltバス幅時、2セット目のDRAMのRAS#信号
データバス/ポート	D23~D16/ PORT7~0	入出力	32bitバス幅時、データ入出力 16bitバス幅時、ポート(入出力は、レジスタで設定)
バスサイクル開始	BS#	出力	バスサイクルの開始を示す信号。パースト転送時は、毎データ サイクル毎にアサート。
チップセレクト6~0	CS6#~CS0#	出力	アクセス中のエリアを示すチップセレクト信号。CS5#,CS6#は、 PCMCIAのCE1A,CE1Bとしても使用。
PCMCIAカードセレクト	CE2A,CE2B	出力	PCMCIAインターフェースのCE2A,CE2B
リード/ライト	RD/WR#	出力	DRAM/SDRAM/PCMCIAの書き込み指示信号
ロウアドレスストローブ	RAS#/CE#	出力	DRAM/SDRAM使用時、RAS信号 PSRAM使用時、CE信号
カラムアドレスストローブ	CAS#/ CASLL#/ OE#	出力	SDRAM使用時、CAS信号 DRAM使用時、D7-0対応のCAS信号 PSRAM使用時、OE/REFRESH信号
カラムアドレスストローブLH	CASLH#	出力	DRAM使用時、D15-8対応のCAS信号
カラムアドレスストローブHL	CASHL#/ CAS2L#	出力	DRAM使用時、D23-16対応のCAS信号 DRAM2セット使用時、D7-0対応のCAS信号

【図3】

名称	信号名	入出力	機能
カラムアドレスストローブHH	CASHH#/ CAS2H#	出力	DRAM使用時、D31-24対応のCAS信号 DRAM2セット使用時、D15-8対応のCAS信号
データイネーブル 0	DQMLL/ WE0#	出カ	SDRAM使用時、D7-0対応の選択信号 その他の場合、D7-0対応のライトストローブ信号
データイネーブル 1	DQMLU/ WE1#	出力	SDRAM使用時、D15-8対応の選択信号 その他の場合、D15-8対応のライトストローブ信号
データイネーブル 2	DQMUL/ WE2#/ ICIORD#	出カ	SDRAM使用時、D23-16対応の選択信号 その他のメモリの場合、D23-16対応のライトストローブ信号 PCMCIAの場合、IOリードを示すストローブ信号
データイネーブル 3	DOMUU/ WE3#/ ICIOWR#	出力	SDRAM使用時、D31-24対応の選択信号 その他のメモリの場合、D31-24対応のライトストローブ信号 PCMCIAの場合、IOライトを示すストローブ信号
リード	RD#	出力	リードサイクルを示すストローブ信号
ウェイト	WAIT#	入カ	ウェイトステート要求信号
ライトプロテクト/16bitl/O	WP/IOIS16#	入力	PCMCIAのライトプロテクト/16bitI/O指示信号
クロックイネーブル	CKE	出力	SDRAMのクロックイネーブル制御信号
パス解放要求	BREQ#	入力	バス解放の要求信号
パス使用許可	BACK#	出力	バス使用の許可信号
エリア0バス幅	MD3,MD4	入力	物理空間のエリア0のバス幅設定信号
エンディアン切り替え/ ロウアドレスストローブ	MD5/RAS2#	入力/ 出力	リセット時、全空間のエンディアン設定信号 16bltバス幅時、2セット目のDRAMのRAS#信号

【図6】



フロントページの続き

(72)発明者 根本 正人

茨城県日立市幸町3丁目2番1号 日立エ ンジニアリング株式会社内